A.A+A=A
B.A*A=A
C.A+0=0
D.A+1=1
您可能感興趣的試卷
你可能感興趣的試題
A.與非門
B.與門
C.或非門
D.或門
A.全部為高電平
B.至少一個端為低電平
C.全部為低電平
D.至少一個端為高電平
A.n
B.2n
C.2n
D.2n-1
A.一個觸發(fā)器可以有一個輸出端，也可以有兩個輸出端
B.觸發(fā)器兩個輸出端的電平可以相同，也可以相反
C.時鐘信號決定了觸發(fā)器的翻轉(zhuǎn)時刻，控制輸入信號決定了觸發(fā)器翻轉(zhuǎn)后的狀態(tài)
D.時鐘脈沖信號的觸發(fā)都是上升沿觸發(fā)
A.IC=βIB
B.IC>βIB
C.IC＜βIB
D.IC≥βIB
最新試題
用555定時器構(gòu)成的單穩(wěn)態(tài)電路如圖12-3所示。已知電源電壓V=10V，R=33kΩ，C=0．1μF，則輸出電壓的脈沖寬度為（）mS。
一片存儲容量為8K的只讀存儲器ROM芯片應(yīng)該有（）條地址線。
顯示譯碼器7447驅(qū)動共陰極LED顯示器。當(dāng)7447的輸入端D、C、B、A為0、0、0、1時，LED顯示器顯示的數(shù)字應(yīng)為（）。
能夠起到定時作用的觸發(fā)器是（）。
四位并行輸入寄存器輸入一個新的四位數(shù)據(jù)時需要（）個CP時鐘脈沖信號。
已知TTL門的UH=3．6V，UL=0．3V，UOFF=0．8V，UON=1．8V，則該門輸入高電平的噪聲容限為（）V。
下列邏輯代數(shù)基本運算關(guān)系式中不正確的是（）。
已知某邏輯電路的真值表如表所示，則該邏輯電路的最簡邏輯表達(dá)式為（）。
用觸發(fā)器組成12進(jìn)制數(shù)計數(shù)器，至少應(yīng)用觸發(fā)器的個數(shù)為（）個。
函數(shù)Y=ABC+A+ADE（F+G）的最簡式為（）。