A.全部為高電平
B.至少一個(gè)端為低電平
C.全部為低電平
D.至少一個(gè)端為高電平
您可能感興趣的試卷
你可能感興趣的試題
A.n
B.2n
C.2n
D.2n-1
A.一個(gè)觸發(fā)器可以有一個(gè)輸出端，也可以有兩個(gè)輸出端
B.觸發(fā)器兩個(gè)輸出端的電平可以相同，也可以相反
C.時(shí)鐘信號(hào)決定了觸發(fā)器的翻轉(zhuǎn)時(shí)刻，控制輸入信號(hào)決定了觸發(fā)器翻轉(zhuǎn)后的狀態(tài)
D.時(shí)鐘脈沖信號(hào)的觸發(fā)都是上升沿觸發(fā)
A.IC=βIB
B.IC>βIB
C.IC＜βIB
D.IC≥βIB
A.01010110
B.10000110
C.10011100
D.01101000
A.38
B.82
C.52
D.28
最新試題
一個(gè)振蕩器電路中晶振元件的標(biāo)稱頻率是6MHz，電容為30pF，則該電路輸出信號(hào)的頻率是（）MHz。
A*B*B**C=（）。
已知TTL門的UH=3．6V，UL=0．3V，UOFF=0．8V，UON=1．8V，則該門輸入高電平的噪聲容限為（）V。
如果一個(gè)半導(dǎo)體存儲(chǔ)器中有m位地址線，則應(yīng)有（）個(gè)存儲(chǔ)單元，若輸出位數(shù)為n位，則其存儲(chǔ)容量為（）位。
一個(gè)8位的單極性D／A轉(zhuǎn)換器，最小分辨電壓△U=0．1V，則其滿度輸出電壓為（）V。
RAM的基本結(jié)構(gòu)包含地址譯碼器、存儲(chǔ)矩陣和讀寫電路三大部分。一個(gè)RAM芯片有11個(gè)地址輸入端，8個(gè)數(shù)據(jù)輸出端，則該RAM芯片的容量是（）位。
關(guān)于可編程邏輯陣列PLA，下列說法正確的是（）。
如圖12-2所示，數(shù)碼比較器74LS85可以比較兩個(gè)4位二進(jìn)制數(shù)A和B的大小。當(dāng)A為A3A2A1A0=1001時(shí)，下列說法正確的是（）。
一片存儲(chǔ)容量為8K的只讀存儲(chǔ)器ROM芯片應(yīng)該有（）條地址線。
能夠起到定時(shí)作用的觸發(fā)器是（）。