A.10
B.11
C.12
D.13
您可能感興趣的試卷
你可能感興趣的試題
A.ROM和RAM
B.EPROM和PROM
C.PLA和PAL
D.ROM和GAL
A.64000位
B.13K×8位
C.8K×8位
D.8K位
A.m；m×n
B.2m；2n
C.2m；2n
D.2m；2m×n
A.當4位二進制數(shù)B>9時，P（A>B.=1
B.當B3=A3時，P（A=B.=1
C.當B3=A3、B2=0、A2=1時，P（A>B.=1
D.當B3=A3、B2=1、A2=0時，P（A>B.=1
A.施密特觸發(fā)器
B.雙穩(wěn)態(tài)觸發(fā)器
C.單穩(wěn)態(tài)觸發(fā)器
D.多諧振蕩器
如圖12-2所示，數(shù)碼比較器74LS85可以比較兩個4位二進制數(shù)A和B的大小。當A為A3A2A1A0=1001時，下列說法正確的是（）。
如果一個半導體存儲器中有m位地址線，則應有（）個存儲單元，若輸出位數(shù)為n位，則其存儲容量為（）位。
將一個最大幅值為5V的模擬信號轉換為數(shù)字信號，要使模擬信號每變化10mV，數(shù)字信號的最低位發(fā)生變化，應選用（）位的A／D轉換器。
如果異步二進制計數(shù)器的觸發(fā)器個數(shù)為10個，則計數(shù)狀態(tài)有（）種。
一個8位的單極性D／A轉換器，最小分辨電壓△U=0．1V，則其滿度輸出電壓為（）V。
用觸發(fā)器組成12進制數(shù)計數(shù)器，至少應用觸發(fā)器的個數(shù)為（）個。
已知某邏輯電路的真值表如表所示，則該邏輯電路的最簡邏輯表達式為（）。
四位并行輸入寄存器輸入一個新的四位數(shù)據(jù)時需要（）個CP時鐘脈沖信號。
已知TTL門的UH=3．6V，UL=0．3V，UOFF=0．8V，UON=1．8V，則該門輸入高電平的噪聲容限為（）V。
RAM的基本結構包含地址譯碼器、存儲矩陣和讀寫電路三大部分。一個RAM芯片有11個地址輸入端，8個數(shù)據(jù)輸出端，則該RAM芯片的容量是（）位。