在異步二進(jìn)制計(jì)數(shù)器中，從0開(kāi)始計(jì)數(shù)，當(dāng)十進(jìn)制數(shù)為60時(shí)，需要觸發(fā)器的個(gè)數(shù)為（）個(gè)。

A／D轉(zhuǎn)換器的轉(zhuǎn)換過(guò)程分為（）4個(gè)步驟。

RAM的基本結(jié)構(gòu)包含地址譯碼器、存儲(chǔ)矩陣和讀寫(xiě)電路三大部分。一個(gè)RAM芯片有11個(gè)地址輸入端，8個(gè)數(shù)據(jù)輸出端，則該RAM芯片的容量是（）位。

將一個(gè)最大幅值為5V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要使模擬信號(hào)每變化10mV，數(shù)字信號(hào)的最低位發(fā)生變化，應(yīng)選用（）位的A／D轉(zhuǎn)換器。

有一個(gè)8位D／A轉(zhuǎn)換器，設(shè)它的滿度輸出電壓為25．5V，當(dāng)輸入數(shù)字量為11101101時(shí)，輸出電壓為（）V。

已知某邏輯電路的真值表如表所示，則該邏輯電路的最簡(jiǎn)邏輯表達(dá)式為（）。

關(guān)于可編程邏輯陣列PLA，下列說(shuō)法正確的是（）。

三態(tài)輸出門(mén)可用于（）。

從信息的存儲(chǔ)情況分類(lèi)，存儲(chǔ)器可以分為（）兩大類(lèi)。

施密特觸發(fā)器的主要功能是（）。