A.0
B.1
C.2
D.3
您可能感興趣的試卷
你可能感興趣的試題
A.0、1、0
B.0、0、1
C.1、1、0
D.1、0、1
A.B
B.C
C.1
D.0
A.0、0
B.0、1
C.1、0
D.1、1
已知某邏輯電路的真值表如表所示,則該邏輯電路的最簡邏輯表達(dá)式為()。
A.Y=C
B.Y=ABC
C.Y=AB+C
D.Y=BC'+C
A.10
B.16
C.64
D.32
最新試題
如圖12-1所示,優(yōu)先權(quán)編碼器74148有8條輸入線0~7,3條輸出線A0~A2。當(dāng)GS為0時編碼器輸出有效,E1為0時允許模塊工作。請問當(dāng)輸入線6為0,其余輸入線為1時,則輸出A2、A1、A0的狀態(tài)分別為()。
RAM的基本結(jié)構(gòu)包含地址譯碼器、存儲矩陣和讀寫電路三大部分。一個RAM芯片有11個地址輸入端,8個數(shù)據(jù)輸出端,則該RAM芯片的容量是()位。
用555定時器構(gòu)成的單穩(wěn)態(tài)電路如圖12-3所示。已知電源電壓V=10V,R=33kΩ,C=0.1μF,則輸出電壓的脈沖寬度為()mS。
1個3線-8線譯碼器74LS138,當(dāng)輸入端A=0、B=0、C=1時,輸出Y0和Y7的狀態(tài)分別為()。
從信息的存儲情況分類,存儲器可以分為()兩大類。
在異步二進(jìn)制計數(shù)器中,從0開始計數(shù),當(dāng)十進(jìn)制數(shù)為60時,需要觸發(fā)器的個數(shù)為()個。
將一個最大幅值為5V的模擬信號轉(zhuǎn)換為數(shù)字信號,要使模擬信號每變化10mV,數(shù)字信號的最低位發(fā)生變化,應(yīng)選用()位的A/D轉(zhuǎn)換器。
有一個8位D/A轉(zhuǎn)換器,設(shè)它的滿度輸出電壓為25.5V,當(dāng)輸入數(shù)字量為11101101時,輸出電壓為()V。
關(guān)于可編程邏輯陣列PLA,下列說法正確的是()。
如圖12-2所示,數(shù)碼比較器74LS85可以比較兩個4位二進(jìn)制數(shù)A和B的大小。當(dāng)A為A3A2A1A0=1001時,下列說法正確的是()。