A.40V
B.20V
C.10V
D.5V
您可能感興趣的試卷
你可能感興趣的試題
A.對差模信號起抑制作用
B.對共模信號起抑制作用
C.對差模信號和共模信號均無作用
A.電阻阻值有誤差
B.晶體管參數(shù)的分散性
C.晶體管參數(shù)受溫度影響
D.受輸入信號變化的影響
A.有效放大差模信號，有力抑制共模信號
B.既放大差模信號，又放大共模信號
C.有效放大共模信號，有力抑制差模信號
D.既抑制差模信號，又抑制共模信號。
A.增加一倍
B.減小一半
C.不變
D.按指數(shù)規(guī)律變化
A.高輸入電阻，高輸出電阻，高增益
B.高輸入電阻，低輸出電阻，高增益
C.高輸入電阻，低輸出電阻，低增益
D.低輸入電阻，低輸出電阻，低增益
最新試題
?電路如圖所示，如果電容C2開路，則MOSFET的漏極直流電壓將會（），漏極交流電壓將會（），增益將會（）。
CD放大器具有較（）的輸入電阻和較（）的輸出電阻。?????
?CD放大器的性能特征有（）。?
?verilogHDL中已經(jīng)預(yù)先定義了的門級原型的符號有（）。
以下哪個MOS放大器組態(tài)結(jié)構(gòu)最適合用在電壓信號處理系統(tǒng)的最后一級？?（）
?TTL或非門組成的邏輯電路如圖所示，當(dāng)輸入為以下哪種狀態(tài)時會出現(xiàn)冒險現(xiàn)象？（）
?CG放大器的性能描述合理的是（）。
?某次電路實驗中，一同學(xué)按如下電路圖連接電路，完成實驗。其中D0，D1端為輸入端，S0與S1為輸出端。在實驗過程中，該同學(xué)觀測到輸出端S0，S1端輸出電平分別為邏輯高電平，邏輯低電平。請問此刻電路輸入端D0，D1電平可能分別為（）。
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核？（）
一塊通用面包板，公共條是三?四?三分段連通型，那么這塊板上最多有（）個插孔在內(nèi)部是連通在一起的。