A.高輸入電阻，高輸出電阻，高增益
B.高輸入電阻，低輸出電阻，高增益
C.高輸入電阻，低輸出電阻，低增益
D.低輸入電阻，低輸出電阻，低增益
您可能感興趣的試卷
你可能感興趣的試題
A.差模放大倍數(shù)值增大
B.差模輸入電阻增大
C.抑制共模信號(hào)能力增強(qiáng)
A.電流放大
B.恒流作用
C.交流傳輸
A.共集電極電路
B.共發(fā)射極電路
C.共基極電路
A.共基極電路
B.阻容耦合電路
C.互補(bǔ)對稱電路
A.2000
B.2500
C.4000
D.5000
最新試題
I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號(hào)均通過電容耦合進(jìn)行傳輸（注意圖中未畫出電容），要實(shí)現(xiàn)增益為15倍的放大電路，則RD=（）kΩ。?
CG放大器因其輸入電阻過小，因此沒什么用處。
?6位7段數(shù)碼管動(dòng)態(tài)顯示模塊如圖，要求人眼看到所有數(shù)碼管同時(shí)顯示各自對應(yīng)的數(shù)字，控制數(shù)碼管位選信號(hào)的動(dòng)態(tài)掃描時(shí)鐘信號(hào)頻率約為多少？（）
一塊通用面包板，公共條是三?四?三分段連通型，那么這塊板上最多有（）個(gè)插孔在內(nèi)部是連通在一起的。
?verilogHDL中已經(jīng)預(yù)先定義了的門級(jí)原型的符號(hào)有（）。
?10進(jìn)制計(jì)數(shù)器模塊在數(shù)字鐘系統(tǒng)中可作為以下哪些模塊的子模塊？（）
以下哪個(gè)MOS放大器組態(tài)結(jié)構(gòu)最適合用在電壓信號(hào)處理系統(tǒng)的最后一級(jí)？?（）
在下圖中如果輸入輸出均有電容耦合，則將RG的阻值由10MΩ替換為1MΩ時(shí)，柵極直流電壓將會(huì)（），漏極直流電流將會(huì)（），輸入電阻將會(huì)（）。
當(dāng)VGS=0時(shí)，能夠?qū)ǖ腗OS管為（）
?verilog語法中，間隔符號(hào)主要包括（）。