A.ChipScope Defintion and Connection Files
B.IP
C.Verilog Test Fixture
D.VHDL Package
您可能感興趣的試卷
你可能感興趣的試題
A.xor
B.not
C.nand
D.nor
A.8’b11_11_11_11
B.8’b1111111
C.8’h7f
D.8’d127
A.換頁符
B.換行符
C.TAB鍵
D.空格符
?6位7段數(shù)碼管動態(tài)顯示模塊如圖,要求人眼看到所有數(shù)碼管同時顯示各自對應的數(shù)字,控制數(shù)碼管位選信號的動態(tài)掃描時鐘信號頻率約為多少?()
A.1Hz
B.100Hz
C.1kHz
D.10Hz
A.1
B.4
C.3
D.5
最新試題
當VGS=0時,能夠?qū)ǖ腗OS管為()
假設(shè)NEMOSFET已工作在飽和區(qū),若uDS繼續(xù)增大時,溝道夾斷點向漏極移動。
CG放大器因其輸入電阻過小,因此沒什么用處。
I=0.5mA,Vt=1.5V,k′n(W/L)=1mA/V2,VA足夠大。輸入輸出信號均通過電容耦合進行傳輸(注意圖中未畫出電容),要實現(xiàn)增益為15倍的放大電路,則RD=()kΩ。?
已知某N溝道增強型MOS場效應管的。下表給出了四種狀態(tài)下和的值,那么各狀態(tài)下器件的工作狀態(tài)為()。
一塊通用面包板,公共條是三?四?三分段連通型,那么這塊板上最多有()個插孔在內(nèi)部是連通在一起的。
?CD放大器的性能特征有()。?
現(xiàn)在定義了一個1位的加法器addbit(ci,a,b,co,sum),模塊的結(jié)果用表達式表示為{co,sub}=a+b+ci,其中a,b為兩個加數(shù),ci為來自低位的進位,sum為和,co為向高位的進位,如果以此1位加法器構(gòu)建四位加法器,同時定義頂層模塊中的端口信號和中間變量的定義:下面通過層次調(diào)用的方式進行邏輯實現(xiàn)中的表達式正確的是()。
?在verilogHDL的數(shù)字表達方式用,和十進制數(shù)127表示的數(shù)字相同的表達方式有()。
CD放大器具有較()的輸入電阻和較()的輸出電阻。?????