A.對(duì)電壓信號(hào)有極好的放大作用
B.對(duì)電流信號(hào)有極好的放大作用
C.有較高的輸入輸出電阻
D.可用作電流跟隨器
您可能感興趣的試卷
你可能感興趣的試題
A.CS組態(tài)
B.源極帶電阻的CS組態(tài)
C.CG組態(tài)
D.CD組態(tài)
A.不太高的電壓增益
B.較高的輸入電阻
C.較高的輸出電阻
D.較高的帶寬
I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號(hào)均通過(guò)電容耦合進(jìn)行傳輸（注意圖中未畫出電容），要實(shí)現(xiàn)增益為15倍的放大電路，則RD=（）kΩ。
?
A.10
B.15
C.12.5
D.8
?電路如圖所示，如果電容C2開路，則MOSFET的漏極直流電壓將會(huì)（），漏極交流電壓將會(huì)（），增益將會(huì)（）。
A.不變，增大，增大
B.不變，減小，減小
C.增大，減小，不變
D.增大，不變，減小
在下圖中如果輸入輸出均有電容耦合，則將RG的阻值由10MΩ替換為1MΩ時(shí)，柵極直流電壓將會(huì)（），漏極直流電流將會(huì)（），輸入電阻將會(huì)（）。
A.增大，不變，減小
B.不變，增大，不變
C.不變，不變，減小
D.增大，不變，增大
最新試題
?CG放大器的性能描述合理的是（）。
以下哪個(gè)MOS放大器組態(tài)結(jié)構(gòu)最適合用在電壓信號(hào)處理系統(tǒng)的最后一級(jí)？?（）
?已知Nexys4開發(fā)板外部時(shí)鐘信號(hào)頻率為100MHz，數(shù)字鐘用來(lái)產(chǎn)生秒信號(hào)的時(shí)鐘信號(hào)頻率為1Hz，若采用計(jì)數(shù)器對(duì)100MHz的外部時(shí)鐘分頻得到1Hz的秒信號(hào)，請(qǐng)問該計(jì)數(shù)器至少需要多少位？（）
?5.1K±5%歐姆的五環(huán)電阻的色環(huán)序列為（）。
?verilogHDL中已經(jīng)預(yù)先定義了的門級(jí)原型的符號(hào)有（）。
可以通過(guò)新增以下哪些類型文件添加ChipScope調(diào)試IP核？（）
?某次電路實(shí)驗(yàn)中，一同學(xué)按如下電路圖連接電路，完成實(shí)驗(yàn)。其中D0，D1端為輸入端，S0與S1為輸出端。在實(shí)驗(yàn)過(guò)程中，該同學(xué)觀測(cè)到輸出端S0，S1端輸出電平分別為邏輯高電平，邏輯低電平。請(qǐng)問此刻電路輸入端D0，D1電平可能分別為（）。
假設(shè)NEMOSFET已工作在飽和區(qū)，若uDS繼續(xù)增大時(shí)，溝道夾斷點(diǎn)向漏極移動(dòng)。
?在verilogHDL的數(shù)字表達(dá)方式用，和十進(jìn)制數(shù)127表示的數(shù)字相同的表達(dá)方式有（）。
?verilog語(yǔ)法中，間隔符號(hào)主要包括（）。