問答題
已知各FET各極電壓如圖所示,并設(shè)各管的UGS(th)=2V。試分別判別其工作狀態(tài)(可變電阻區(qū),恒流區(qū),截止區(qū)或不能正常工作)。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
在對(duì)數(shù)字鐘計(jì)時(shí)、校時(shí)模塊進(jìn)行仿真時(shí),設(shè)秒信號(hào)的周期為10ns,若要觀察24時(shí)制計(jì)數(shù)是否正確,那么在復(fù)位信號(hào)無效,計(jì)時(shí)使能信號(hào)有效的情況下,仿真需運(yùn)行多長時(shí)間?()
題型:單項(xiàng)選擇題
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核?()
題型:多項(xiàng)選擇題
?verilogHDL中已經(jīng)預(yù)先定義了的門級(jí)原型的符號(hào)有()。
題型:多項(xiàng)選擇題
?10進(jìn)制計(jì)數(shù)器模塊在數(shù)字鐘系統(tǒng)中可作為以下哪些模塊的子模塊?()
題型:多項(xiàng)選擇題
CD放大器因?yàn)樵礃O輸出信號(hào)幾乎與柵極輸入信號(hào)變化一致,因此被稱為“源極跟隨器”。
題型:判斷題
?MOSFET源極漏極間的長度L越大,溝道長度調(diào)制效應(yīng)越明顯。???
題型:判斷題
?CS放大器中引入源極電阻RS,其作用有()。?
題型:多項(xiàng)選擇題
CD放大器具有較()的輸入電阻和較()的輸出電阻。?????
題型:單項(xiàng)選擇題
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義,VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是()。
題型:單項(xiàng)選擇題
以下哪個(gè)MOS放大器組態(tài)結(jié)構(gòu)最適合用在電壓信號(hào)處理系統(tǒng)的最后一級(jí)??()
題型:單項(xiàng)選擇題