問答題
在下圖所示的共集放大電路(為基極自舉電路),已知晶體管的rbb=300Ω,rbe=1kΩ,rce=∞,gm=100mS;RB1=RB2=20kΩ,RB3=100kΩ,RE=RL=1kΩ,電容C1、C2、C3對信號可視為短路。試畫出該電路的交流通路,求輸入電阻Ri和輸出電阻Ro的值。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
?MOSFET源極漏極間的長度L越大,溝道長度調(diào)制效應(yīng)越明顯。???
題型:判斷題
?verilogHDL中已經(jīng)預(yù)先定義了的門級原型的符號有()。
題型:多項選擇題
CG放大器具有較()的輸入電阻和較()的輸出電阻。?
題型:單項選擇題
?verilog語法中,間隔符號主要包括()。
題型:多項選擇題
?6位7段數(shù)碼管動態(tài)顯示模塊如圖,要求人眼看到所有數(shù)碼管同時顯示各自對應(yīng)的數(shù)字,控制數(shù)碼管位選信號的動態(tài)掃描時鐘信號頻率約為多少?()
題型:單項選擇題
?CS放大器中引入源極電阻RS,其作用有()。?
題型:多項選擇題
當(dāng)VGS=0時,能夠?qū)ǖ腗OS管為()
題型:多項選擇題
I=0.5mA,Vt=1.5V,k′n(W/L)=1mA/V2,VA足夠大。輸入輸出信號均通過電容耦合進(jìn)行傳輸(注意圖中未畫出電容),要實現(xiàn)增益為15倍的放大電路,則RD=()kΩ。?
題型:單項選擇題
?某次電路實驗中,一同學(xué)按如下電路圖連接電路,完成實驗。其中D0,D1端為輸入端,S0與S1為輸出端。在實驗過程中,該同學(xué)觀測到輸出端S0,S1端輸出電平分別為邏輯高電平,邏輯低電平。請問此刻電路輸入端D0,D1電平可能分別為()。
題型:單項選擇題
在下圖中如果輸入輸出均有電容耦合,則將RG的阻值由10MΩ替換為1MΩ時,柵極直流電壓將會(),漏極直流電流將會(),輸入電阻將會()。
題型:單項選擇題