問答題

電路如圖3所示,u2=10V,在下列情況下,測得輸出電壓平均值Uo的數(shù)值各為多少?
(1)正常情況時(shí);
(2)電容虛焊時(shí);
(3)RL開路時(shí);
(4)一只整流管和電容C同時(shí)開路時(shí)。


您可能感興趣的試卷

你可能感興趣的試題

最新試題

?在使用verilog描述一個(gè)二選一的數(shù)據(jù)選擇器時(shí),使用一條語句來進(jìn)行描述assign out1=(sel &b)∣(~sel &a),這條語句對應(yīng)的是()。

題型:單項(xiàng)選擇題

?數(shù)字頻率計(jì)設(shè)計(jì)中的測頻計(jì)數(shù)模塊共有多少個(gè)狀態(tài)?()

題型:單項(xiàng)選擇題

一塊通用面包板,公共條是三?四?三分段連通型,那么這塊板上最多有()個(gè)插孔在內(nèi)部是連通在一起的。

題型:單項(xiàng)選擇題

?MOSFET源極漏極間的長度L越大,溝道長度調(diào)制效應(yīng)越明顯。???

題型:判斷題

?verilog語法中,間隔符號主要包括()。

題型:多項(xiàng)選擇題

現(xiàn)在定義了一個(gè)1位的加法器addbit(ci,a,b,co,sum),模塊的結(jié)果用表達(dá)式表示為{co,sub}=a+b+ci,其中a,b為兩個(gè)加數(shù),ci為來自低位的進(jìn)位,sum為和,co為向高位的進(jìn)位,如果以此1位加法器構(gòu)建四位加法器,同時(shí)定義頂層模塊中的端口信號和中間變量的定義:下面通過層次調(diào)用的方式進(jìn)行邏輯實(shí)現(xiàn)中的表達(dá)式正確的是()。

題型:單項(xiàng)選擇題

?CG放大器的性能描述合理的是()。

題型:單項(xiàng)選擇題

?6位7段數(shù)碼管動(dòng)態(tài)顯示模塊如圖,要求人眼看到所有數(shù)碼管同時(shí)顯示各自對應(yīng)的數(shù)字,控制數(shù)碼管位選信號的動(dòng)態(tài)掃描時(shí)鐘信號頻率約為多少?()

題型:單項(xiàng)選擇題

當(dāng)VGS=0時(shí),能夠?qū)ǖ腗OS管為()

題型:多項(xiàng)選擇題

可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核?()

題型:多項(xiàng)選擇題