A.偏移誤差
B.增益誤差
C.線性誤差
D.非線性誤差
您可能感興趣的試卷
你可能感興趣的試題
A.直接比較型
B.間接比較型
C.倒T型電阻網(wǎng)絡(luò)
D.權(quán)電流網(wǎng)絡(luò)
A.加法器
B.程控放大器
C.數(shù)-模轉(zhuǎn)換
D.波形發(fā)生電路
A.A/D轉(zhuǎn)換器
B.ADC
C.D/A轉(zhuǎn)換器
D.DAC
A.A/D轉(zhuǎn)換器
B.D/A轉(zhuǎn)換器
C.ADC
D.DAC
A.并行比較型
B.逐次比較型
C.雙積分型
D.間接比較型
最新試題
10-4線優(yōu)先編碼器允許同時(shí)輸入()路編碼信號(hào)。
TTL與非門(mén)輸出高電平的參數(shù)規(guī)范值是()
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案,比較各種方案的特點(diǎn)。如果用HDPLD來(lái)實(shí)現(xiàn),設(shè)計(jì)方案是最佳嗎?簡(jiǎn)述理由。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體?是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體?簡(jiǎn)述它們的作用。
什么是觸發(fā)器的空翻現(xiàn)象,如何避免空翻?
一個(gè)兩輸入端的門(mén)電路,當(dāng)輸入為10時(shí),輸出不是1的門(mén)電路為()
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù),需要增加若干個(gè)()。
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號(hào)JK就為()。
以下哪個(gè)編碼不能是二-十進(jìn)制譯碼器的輸入編碼()
TTL與非門(mén)輸出低電平的參數(shù)規(guī)范值是()