A.并行比較型
B.逐次比較型
C.雙積分型
D.間接比較型
您可能感興趣的試卷
你可能感興趣的試題
A.PAL
B.GAL
C.PROM
D.PLA
A.計(jì)算機(jī)
B.編程器
C.開發(fā)軟件
D.編程電纜
A.PAL
B.GAL
C.PROM
D.ISP-PLD
A.PAL
B.GAL
C.PROM
D.PLD
A.計(jì)算機(jī)
B.編程器
C.開發(fā)軟件
D.操作系統(tǒng)
最新試題
雙積分型數(shù)字電壓表是否需要取樣-保持電路?請(qǐng)說(shuō)明理由。
兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時(shí),兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)()。
若停電數(shù)分鐘后恢復(fù)供電,()中的信息能夠保持不變。
與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了()對(duì)轉(zhuǎn)換精度的影響。
10-4線優(yōu)先編碼器允許同時(shí)輸入()路編碼信號(hào)。
一個(gè)16選一的數(shù)據(jù)選擇器,其地址輸入(選擇控制輸入)端有()個(gè)。
什么是觸發(fā)器的不定狀態(tài),如何避免不定狀態(tài)的出現(xiàn)?
以下哪個(gè)編碼不能是二-十進(jìn)制譯碼器的輸入編碼()
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài),所以它不能被稱為()觸發(fā)器。
判斷如下VHDL的操作是否正確,如不正確,請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。