單項(xiàng)選擇題用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（）。
A.非門
B.與非門
C.或門
D.或非門
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題利用2個(gè)74LS138和1個(gè)非門，可以擴(kuò)展得到1個(gè)（）線譯碼器。
A.2-4
B.3-8
C.4-16
D.無(wú)法確定
2.單項(xiàng)選擇題10-4線優(yōu)先編碼器允許同時(shí)輸入（）路編碼信號(hào)。
A.1
B.9
C.10
D.多
3.單項(xiàng)選擇題TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是（）。
A.20μA
B.40μA
C.1.6mA
D.16mA
4.單項(xiàng)選擇題TTL與非門閾值電壓UT的典型值是（）
A.0.4V
B.1.4V
C.2V
D.2.4V
5.單項(xiàng)選擇題TTL與非門輸出低電平的參數(shù)規(guī)范值是（）
A.Uol≤0.3V
B.Uol≥0.3V
C.Uol≤0.4V
D.Uol=0.8V
最新試題
7系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
題型：?jiǎn)雾?xiàng)選擇題
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。
題型：?jiǎn)雾?xiàng)選擇題
判斷如下VHDL的操作是否正確，如不正確，請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
題型：?jiǎn)柎痤}
（）在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用，其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。
題型：?jiǎn)雾?xiàng)選擇題
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（）。
題型：?jiǎn)雾?xiàng)選擇題
一個(gè)兩輸入端的門電路，當(dāng)輸入為10時(shí)，輸出不是1的門電路為（）
題型：?jiǎn)雾?xiàng)選擇題
簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
題型：?jiǎn)柎痤}
27系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
題型：?jiǎn)雾?xiàng)選擇題
利用2個(gè)74LS138和1個(gè)非門，可以擴(kuò)展得到1個(gè)（）線譯碼器。
題型：?jiǎn)雾?xiàng)選擇題
電可擦除的PROM器件是（）
題型：?jiǎn)雾?xiàng)選擇題