利用2個74LS138和1個非門，可以擴展得到1個（）線譯碼器。

要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號JK就為（）。

簡述用譯碼器或多路選擇器實現(xiàn)組合邏輯電路的不同之處。

具有“有1出0、全0出1”功能的邏輯門是（）

ROM可以用來存儲程序、表格和大量固定數(shù)據(jù)，但它不可以用來實現(xiàn)（）。

一個兩輸入端的門電路，當(dāng)輸入為10時，輸出不是1的門電路為（）

以下哪個編碼不能是二－十進制譯碼器的輸入編碼（）

小容量RAM內(nèi)部存儲矩陣的字數(shù)與外部地址線數(shù)n的關(guān)系一般為（）

雙積分型數(shù)字電壓表是否需要取樣-保持電路？請說明理由。

如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號，要求輸入每變化20mV，輸出信號的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。