A.字符編碼
B.5421BCD碼
C.8421BCD碼
D.余3BCD碼
您可能感興趣的試卷
你可能感興趣的試題
A.二進(jìn)制
B.BCD碼
C.十進(jìn)制
D.十六進(jìn)制
A.器件的狀態(tài)
B.電平的高低
C.脈沖的有無(wú)
D.數(shù)量的大小
A.在時(shí)間和數(shù)值變化上都是離散的信號(hào)；
B.在時(shí)間和數(shù)值變化上都是連續(xù)的信號(hào)；
C.屬于二值信號(hào)，用高電平和電平來(lái)表示；
D.無(wú)規(guī)律變化信號(hào)。
A.小規(guī)模集成電路（SSI）
B.中規(guī)模集成電路（MSI）
C.大規(guī)模集成電路（LSI）
D.超大規(guī)模集成電路（VLSI）
A.接相應(yīng)的邏輯電平
B.與有用輸入端并接
C.懸空
D.接電源
最新試題
7系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
TTL與非門(mén)閾值電壓UT的典型值是（）
具有“有1出0、全0出1”功能的邏輯門(mén)是（）
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（）。
用1M×4的DRAM芯片通過(guò)（）擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對(duì)轉(zhuǎn)換精度的影響。
TTL與非門(mén)輸入短路電流IIS的參數(shù)規(guī)范值是（）。
兩個(gè)與非門(mén)構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時(shí)，兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)（）。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡(jiǎn)述它們的作用。
一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個(gè)。