A.小規(guī)模集成電路(SSI)
B.中規(guī)模集成電路(MSI)
C.大規(guī)模集成電路(LSI)
D.超大規(guī)模集成電路(VLSI)
您可能感興趣的試卷
你可能感興趣的試題
A.接相應(yīng)的邏輯電平
B.與有用輸入端并接
C.懸空
D.接電源
A.TTL
B.ECL
C.HTL
D.I2L
A.高電平
B.低電平
C.高阻
D.失效
A.TTL集成門電路的電源電壓比CMOS集成門電路的電源電壓范圍寬。
B.TTL集成門電路的功耗比CMOS集成門電路的功耗低。
C.TTL與非門的輸入端可以懸空,CMOS與非門的輸入端不可以懸空。
D.TTL與非門和CMOS與非門的輸入端都可以懸空。
A.電壓傳輸特性
B.輸入特性
C.輸出特性
D.動態(tài)特性
最新試題
利用2個74LS138和1個非門,可以擴展得到1個()線譯碼器。
試提出數(shù)字頻率計的三種設(shè)計方案,比較各種方案的特點。如果用HDPLD來實現(xiàn),設(shè)計方案是最佳嗎?簡述理由。
如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號,要求輸入每變化20mV,輸出信號的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號JK就為()。
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是()。
一個VHDL模塊是否必須有一個實體和一個結(jié)構(gòu)體?是否可以有多個實體和結(jié)構(gòu)體?簡述它們的作用。
用原碼輸出的譯碼器實現(xiàn)多輸出邏輯函數(shù),需要增加若干個()。
兩個與非門構(gòu)成的基本RS觸發(fā)器,當Q=1、Q=0時,兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會()。
雙積分型數(shù)字電壓表是否需要取樣-保持電路?請說明理由。
若停電數(shù)分鐘后恢復(fù)供電,()中的信息能夠保持不變。