A.二進制
B.BCD碼
C.十進制
D.十六進制
您可能感興趣的試卷
你可能感興趣的試題
A.器件的狀態(tài)
B.電平的高低
C.脈沖的有無
D.數(shù)量的大小
A.在時間和數(shù)值變化上都是離散的信號;
B.在時間和數(shù)值變化上都是連續(xù)的信號;
C.屬于二值信號,用高電平和電平來表示;
D.無規(guī)律變化信號。
A.小規(guī)模集成電路(SSI)
B.中規(guī)模集成電路(MSI)
C.大規(guī)模集成電路(LSI)
D.超大規(guī)模集成電路(VLSI)
A.接相應(yīng)的邏輯電平
B.與有用輸入端并接
C.懸空
D.接電源
A.TTL
B.ECL
C.HTL
D.I2L
最新試題
用原碼輸出的譯碼器實現(xiàn)多輸出邏輯函數(shù),需要增加若干個()。
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài),所以它不能被稱為()觸發(fā)器。
什么是觸發(fā)器的不定狀態(tài),如何避免不定狀態(tài)的出現(xiàn)?
雙積分型數(shù)字電壓表是否需要取樣-保持電路?請說明理由。
如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號,要求輸入每變化20mV,輸出信號的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。
一個VHDL模塊是否必須有一個實體和一個結(jié)構(gòu)體?是否可以有多個實體和結(jié)構(gòu)體?簡述它們的作用。
試提出數(shù)字頻率計的三種設(shè)計方案,比較各種方案的特點。如果用HDPLD來實現(xiàn),設(shè)計方案是最佳嗎?簡述理由。
一個兩輸入端的門電路,當(dāng)輸入為10時,輸出不是1的門電路為()
電可擦除的PROM器件是()
兩個與非門構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時,兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會()。