問答題
電路如圖所示,已知hfe=60,電容的容抗可以忽略。
(1)計算靜態(tài)工作點(diǎn);
(2)畫出簡化的h參數(shù)等效電路,計算AV、Ri和Ro。
您可能感興趣的試卷
最新試題
?verilogHDL中已經(jīng)預(yù)先定義了的門級原型的符號有()。
題型:多項選擇題
一塊通用面包板,公共條是三?四?三分段連通型,那么這塊板上最多有()個插孔在內(nèi)部是連通在一起的。
題型:單項選擇題
?CD放大器的性能特征有()。?
題型:多項選擇題
?已知Nexys4開發(fā)板外部時鐘信號頻率為100MHz,數(shù)字鐘用來產(chǎn)生秒信號的時鐘信號頻率為1Hz,若采用計數(shù)器對100MHz的外部時鐘分頻得到1Hz的秒信號,請問該計數(shù)器至少需要多少位?()
題型:單項選擇題
?CG放大器的性能描述合理的是()。
題型:單項選擇題
用作電壓放大器時,CS放大器不合適的參數(shù)為()。?
題型:單項選擇題
?TTL或非門組成的邏輯電路如圖所示,當(dāng)輸入為以下哪種狀態(tài)時會出現(xiàn)冒險現(xiàn)象?()
題型:單項選擇題
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義,VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是()。
題型:單項選擇題
以下哪個MOS放大器組態(tài)結(jié)構(gòu)最適合用在電壓信號處理系統(tǒng)的最后一級??()
題型:單項選擇題
?10進(jìn)制計數(shù)器模塊在數(shù)字鐘系統(tǒng)中可作為以下哪些模塊的子模塊?()
題型:多項選擇題