問答題
某一放大器的中頻增益為AuI=40dB,上限頻率為fH=2MHz,下限頻率fL=100Hz,輸出不失真的動態(tài)范圍為Uopp=10V。輸入下列信號時會產(chǎn)生什么失真?
您可能感興趣的試卷
最新試題
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核?()
題型:多項選擇題
?CS放大器中引入源極電阻RS,其作用有()。?
題型:多項選擇題
?CS、CG和CD三種組態(tài)中,最適合做電壓放大器的還是CS放大器。
題型:判斷題
?6位7段數(shù)碼管動態(tài)顯示模塊如圖,要求人眼看到所有數(shù)碼管同時顯示各自對應(yīng)的數(shù)字,控制數(shù)碼管位選信號的動態(tài)掃描時鐘信號頻率約為多少?()
題型:單項選擇題
?若某放大器的輸入信號為電壓信號,輸出信號為電流信號,則以下描述正確的有()。?
題型:多項選擇題
CD放大器具有較()的輸入電阻和較()的輸出電阻。?????
題型:單項選擇題
?CD放大器的性能特征有()。?
題型:多項選擇題
一塊通用面包板,公共條是三?四?三分段連通型,那么這塊板上最多有()個插孔在內(nèi)部是連通在一起的。
題型:單項選擇題
I=0.5mA,Vt=1.5V,k′n(W/L)=1mA/V2,VA足夠大。輸入輸出信號均通過電容耦合進行傳輸(注意圖中未畫出電容),要實現(xiàn)增益為15倍的放大電路,則RD=()kΩ。?
題型:單項選擇題
?verilogHDL的基本結(jié)構(gòu)中通常需要進行模塊范圍的定義,VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是()。
題型:單項選擇題