問答題
路如圖所示,設(shè)三極管的β=80,uBE=0.7V,ICEO、uCES可忽然不計(jì),試分析當(dāng)開關(guān)S分別接通A、B、C三個(gè)位置時(shí),三極管各工作在其輸出特性曲線的哪個(gè)區(qū)域,并求出相應(yīng)的集電極電流IC。
您可能感興趣的試卷
最新試題
?CS、CG和CD三種組態(tài)中,最適合做電壓放大器的還是CS放大器。
題型:判斷題
已知某N溝道增強(qiáng)型MOS場效應(yīng)管的。下表給出了四種狀態(tài)下和的值,那么各狀態(tài)下器件的工作狀態(tài)為()。
題型:多項(xiàng)選擇題
?verilogHDL中已經(jīng)預(yù)先定義了的門級原型的符號有()。
題型:多項(xiàng)選擇題
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義,VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是()。
題型:單項(xiàng)選擇題
用作電壓放大器時(shí),CS放大器不合適的參數(shù)為()。?
題型:單項(xiàng)選擇題
在下圖中如果輸入輸出均有電容耦合,則將RG的阻值由10MΩ替換為1MΩ時(shí),柵極直流電壓將會(huì)(),漏極直流電流將會(huì)(),輸入電阻將會(huì)()。
題型:單項(xiàng)選擇題
?MOSFET源極漏極間的長度L越大,溝道長度調(diào)制效應(yīng)越明顯。???
題型:判斷題
一塊通用面包板,公共條是三?四?三分段連通型,那么這塊板上最多有()個(gè)插孔在內(nèi)部是連通在一起的。
題型:單項(xiàng)選擇題
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核?()
題型:多項(xiàng)選擇題
當(dāng)VGS=0時(shí),能夠?qū)ǖ腗OS管為()
題型:多項(xiàng)選擇題