用作電壓放大器時，CS放大器不合適的參數(shù)為（）。?

在對數(shù)字鐘計時、校時模塊進行仿真時，設(shè)秒信號的周期為10ns，若要觀察24時制計數(shù)是否正確，那么在復位信號無效，計時使能信號有效的情況下，仿真需運行多長時間？（）

CD放大器因為源極輸出信號幾乎與柵極輸入信號變化一致，因此被稱為“源極跟隨器”。

?在使用verilog描述一個二選一的數(shù)據(jù)選擇器時，使用一條語句來進行描述assign out1=（sel &b）∣（~sel &a），這條語句對應的是（）。

可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核？（）

?5.1K±5%歐姆的五環(huán)電阻的色環(huán)序列為（）。

?verilogHDL中已經(jīng)預先定義了的門級原型的符號有（）。

?若某放大器的輸入信號為電壓信號，輸出信號為電流信號，則以下描述正確的有（）。?

CD放大器具有較（）的輸入電阻和較（）的輸出電阻。?????

現(xiàn)在定義了一個1位的加法器addbit（ci，a，b，co，sum），模塊的結(jié)果用表達式表示為{co，sub}=a+b+ci，其中a，b為兩個加數(shù)，ci為來自低位的進位，sum為和，co為向高位的進位，如果以此1位加法器構(gòu)建四位加法器，同時定義頂層模塊中的端口信號和中間變量的定義：下面通過層次調(diào)用的方式進行邏輯實現(xiàn)中的表達式正確的是（）。