A.15V
B.10V
C.5V
D.2.5V
您可能感興趣的試卷
你可能感興趣的試題
A.雙門RC
B.三門RC環(huán)形
C.555構(gòu)成
D.石英晶體
A.Uoff
B.UT
C.UON
D.UOH
A.更多非門
B.電感L
C.RC環(huán)節(jié)
D.大容量電容
A.施密特觸發(fā)器
B.單穩(wěn)態(tài)觸發(fā)器
C.多諧振蕩器
D.集成定時(shí)器
A.可重觸發(fā)單穩(wěn)
B.單觸發(fā)單穩(wěn)
C.施密特觸發(fā)器
D.555定時(shí)器
最新試題
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào),要求輸入每變化20mV,輸出信號(hào)的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。
什么是觸發(fā)器的空翻現(xiàn)象,如何避免空翻?
如果把D觸發(fā)器的輸出Q反饋連接到輸入D,則輸出Q的脈沖波形的頻率為CP脈沖頻率f的()。
簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
小容量RAM內(nèi)部存儲(chǔ)矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為()
10-4線優(yōu)先編碼器允許同時(shí)輸入()路編碼信號(hào)。
判斷如下VHDL的操作是否正確,如不正確,請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
()在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用,其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。
TTL與非門輸出高電平的參數(shù)規(guī)范值是()
TTL與非門輸出低電平的參數(shù)規(guī)范值是()