單項(xiàng)選擇題門(mén)電路與RC元件構(gòu)成的多諧振躊器電路中，隨著電容C充電，放電，受控門(mén)的輸入電壓uI隨之上升、下降，當(dāng)uI達(dá)到（）時(shí)，電路狀態(tài)迅速躍變。

A.Uoff
B.UT
C.UON
D.UOH


你可能感興趣的試題

1.單項(xiàng)選擇題在環(huán)形振蕩器中，為了降低振蕩頻率，通常在環(huán)形通道中串入（）。

A.更多非門(mén)
B.電感L
C.RC環(huán)節(jié)
D.大容量電容

2.單項(xiàng)選擇題順序加工控制系統(tǒng)的控制時(shí)序可用（）電路實(shí)現(xiàn)。

A.施密特觸發(fā)器
B.單穩(wěn)態(tài)觸發(fā)器
C.多諧振蕩器
D.集成定時(shí)器

3.單項(xiàng)選擇題為了檢測(cè)周期性復(fù)現(xiàn)的脈沖列中是否丟失脈沖或停止輸出脈沖，可用（）電路。

A.可重觸發(fā)單穩(wěn)
B.單觸發(fā)單穩(wěn)
C.施密特觸發(fā)器
D.555定時(shí)器

4.單項(xiàng)選擇題欲增加集成單穩(wěn)電路的延遲時(shí)間tw，可以（）。

A.提高VCC
B.降低VCC：
C.增大CX，
D.減小RX

5.單項(xiàng)選擇題CMOS精密單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)時(shí)間tw為（）。

A.0.7RxCx
B.RxCx
C.1.1RxCx
D.2.2RxCx

最新試題

與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對(duì)轉(zhuǎn)換精度的影響。

題型：?jiǎn)雾?xiàng)選擇題

具有“有1出0、全0出1”功能的邏輯門(mén)是（）

題型：?jiǎn)雾?xiàng)選擇題

10-4線優(yōu)先編碼器允許同時(shí)輸入（）路編碼信號(hào)。

題型：?jiǎn)雾?xiàng)選擇題

以下代碼中為無(wú)權(quán)碼的為（）。

題型：?jiǎn)雾?xiàng)選擇題

基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱(chēng)為（）觸發(fā)器。

題型：?jiǎn)雾?xiàng)選擇題

簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。

題型：?jiǎn)柎痤}

如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要求輸入每變化20mV，輸出信號(hào)的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。

題型：?jiǎn)雾?xiàng)選擇題

用1M×4的DRAM芯片通過(guò)（）擴(kuò)展可以獲得4M×8的存儲(chǔ)器。

題型：?jiǎn)雾?xiàng)選擇題

一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡(jiǎn)述它們的作用。

題型：?jiǎn)柎痤}

一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個(gè)。

題型：?jiǎn)雾?xiàng)選擇題