單項(xiàng)選擇題當(dāng)發(fā)射結(jié)和集電結(jié)均正偏時(shí)，三極管工作在（）狀態(tài)。
A.放大
B.飽和
C.截止
D.倒置
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題二極管或門的兩輸入信號(hào)AB＝（）時(shí)，輸出為低電平。
A.00
B.01
C.10
D.11
2.單項(xiàng)選擇題二極管與門的兩輸入信號(hào)AB＝（）時(shí)，輸出為高電平。
A.00
B.01
C.10
D.11
3.單項(xiàng)選擇題硅開關(guān)二極管導(dǎo)通時(shí)的正向壓降為（）。
A.0.5V
B.0.7V
C.0.1V
D.0.3V
4.單項(xiàng)選擇題在函數(shù)F=AB+CD的真值表中，F(xiàn)=1的狀態(tài)共有（）個(gè)。
A.2
B.4
C.7
D.16
5.單項(xiàng)選擇題2005個(gè)1連續(xù)異或的結(jié)果是（）。
A.o
B.1
C.不唯一
D.邏輯概念錯(cuò)誤
最新試題
ROM可以用來存儲(chǔ)程序、表格和大量固定數(shù)據(jù)，但它不可以用來實(shí)現(xiàn)（）。
題型：單項(xiàng)選擇題
采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
題型：單項(xiàng)選擇題
什么是觸發(fā)器的空翻現(xiàn)象，如何避免空翻？
題型：問答題
簡述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
題型：問答題
具有“有1出0、全0出1”功能的邏輯門是（）
題型：單項(xiàng)選擇題
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡述它們的作用。
題型：問答題
與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對(duì)轉(zhuǎn)換精度的影響。
題型：單項(xiàng)選擇題
TTL與非門輸出高電平的參數(shù)規(guī)范值是（）
題型：單項(xiàng)選擇題
如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。
題型：單項(xiàng)選擇題
要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號(hào)JK就為（）。
題型：單項(xiàng)選擇題