小容量RAM內(nèi)部存儲矩陣的字數(shù)與外部地址線數(shù)n的關(guān)系一般為（）

TTL與非門輸出高電平的參數(shù)規(guī)范值是（）

要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號JK就為（）。

10-4線優(yōu)先編碼器允許同時輸入（）路編碼信號。

一個VHDL模塊是否必須有一個實體和一個結(jié)構(gòu)體？是否可以有多個實體和結(jié)構(gòu)體？簡述它們的作用。

27系列EPROM存儲的數(shù)據(jù)是（）可擦除的。

TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是（）。

用原碼輸出的譯碼器實現(xiàn)多輸出邏輯函數(shù)，需要增加若干個（）。

與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點是消除了（）對轉(zhuǎn)換精度的影響。

兩個與非門構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時，兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會（）。