下圖所示電路中，A1～A5都是理想運(yùn)放。
（1）當(dāng)開(kāi)關(guān)S閉合時(shí)，計(jì)算：Uo1、Uo2、Uo3、Uo4及Uo的值。
（2）t＝0時(shí)，將S打開(kāi)，則經(jīng)過(guò)多少時(shí)間，Uo＝0V？
您可能感興趣的試卷
你可能感興趣的試題
。
、輸入電阻Ri和輸出電阻Ro的值。
，輸入電阻Ri。
最新試題
?verilog語(yǔ)法中，間隔符號(hào)主要包括（）。
可以通過(guò)新增以下哪些類(lèi)型文件添加ChipScope調(diào)試IP核？（）
假設(shè)NEMOSFET已工作在飽和區(qū)，若uDS繼續(xù)增大時(shí)，溝道夾斷點(diǎn)向漏極移動(dòng)。
MOSFET做放大器，要想正常工作只需用電路提供合理的偏置使其工作在飽和區(qū)即可。???
?MOSFET源極漏極間的長(zhǎng)度L越大，溝道長(zhǎng)度調(diào)制效應(yīng)越明顯。???
?CG放大器的性能描述合理的是（）。
?verilogHDL中已經(jīng)預(yù)先定義了的門(mén)級(jí)原型的符號(hào)有（）。
?6位7段數(shù)碼管動(dòng)態(tài)顯示模塊如圖，要求人眼看到所有數(shù)碼管同時(shí)顯示各自對(duì)應(yīng)的數(shù)字，控制數(shù)碼管位選信號(hào)的動(dòng)態(tài)掃描時(shí)鐘信號(hào)頻率約為多少？（）
在對(duì)數(shù)字鐘計(jì)時(shí)、校時(shí)模塊進(jìn)行仿真時(shí)，設(shè)秒信號(hào)的周期為10ns，若要觀察24時(shí)制計(jì)數(shù)是否正確，那么在復(fù)位信號(hào)無(wú)效，計(jì)時(shí)使能信號(hào)有效的情況下，仿真需運(yùn)行多長(zhǎng)時(shí)間？（）
CG放大器具有較（）的輸入電阻和較（）的輸出電阻。?