問答題

OCL功放電路如圖所示,輸入電壓為正弦波信號。已知當(dāng)輸入信號幅度達(dá)到最大時,V3、V4管的最小壓降uCE(min)=2V。
(1)求V3、V4管承受的最大電壓uCE(max)
(2)求V3、V4管流過的最大集電極電流iC(max)
(3)求V3、V4每個管子的最大管耗PTm;
(4)若R3、R4上的電壓及V3、V4的最小管壓降uCE(min)忽略不計(jì),則V3、V4管的參數(shù)ICM、PCM、U(BR)CEO應(yīng)如何選擇?


您可能感興趣的試卷

你可能感興趣的試題

最新試題

I=0.5mA,Vt=1.5V,k′n(W/L)=1mA/V2,VA足夠大。輸入輸出信號均通過電容耦合進(jìn)行傳輸(注意圖中未畫出電容),要實(shí)現(xiàn)增益為15倍的放大電路,則RD=()kΩ。?

題型:單項(xiàng)選擇題

?6位7段數(shù)碼管動態(tài)顯示模塊如圖,要求人眼看到所有數(shù)碼管同時顯示各自對應(yīng)的數(shù)字,控制數(shù)碼管位選信號的動態(tài)掃描時鐘信號頻率約為多少?()

題型:單項(xiàng)選擇題

?verilog語法中,間隔符號主要包括()。

題型:多項(xiàng)選擇題

在下圖中如果輸入輸出均有電容耦合,則將RG的阻值由10MΩ替換為1MΩ時,柵極直流電壓將會(),漏極直流電流將會(),輸入電阻將會()。

題型:單項(xiàng)選擇題

當(dāng)VGS=0時,能夠?qū)ǖ腗OS管為()

題型:多項(xiàng)選擇題

?CG放大器的性能描述合理的是()。

題型:單項(xiàng)選擇題

?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義,VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是()。

題型:單項(xiàng)選擇題

在對數(shù)字鐘計(jì)時、校時模塊進(jìn)行仿真時,設(shè)秒信號的周期為10ns,若要觀察24時制計(jì)數(shù)是否正確,那么在復(fù)位信號無效,計(jì)時使能信號有效的情況下,仿真需運(yùn)行多長時間?()

題型:單項(xiàng)選擇題

?10進(jìn)制計(jì)數(shù)器模塊在數(shù)字鐘系統(tǒng)中可作為以下哪些模塊的子模塊?()

題型:多項(xiàng)選擇題

已知某N溝道增強(qiáng)型MOS場效應(yīng)管的。下表給出了四種狀態(tài)下和的值,那么各狀態(tài)下器件的工作狀態(tài)為()。

題型:多項(xiàng)選擇題