?verilogHDL的基本結(jié)構(gòu)中通常需要進行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是（）。

?5.1K±5%歐姆的五環(huán)電阻的色環(huán)序列為（）。

?在verilogHDL的數(shù)字表達(dá)方式用，和十進制數(shù)127表示的數(shù)字相同的表達(dá)方式有（）。

?verilogHDL中已經(jīng)預(yù)先定義了的門級原型的符號有（）。

當(dāng)VGS=0時，能夠?qū)ǖ腗OS管為（）

?verilog語法中，間隔符號主要包括（）。

以下哪個MOS放大器組態(tài)結(jié)構(gòu)最適合用在電壓信號處理系統(tǒng)的最后一級？?（）

CG放大器因其輸入電阻過小，因此沒什么用處。

?CG放大器的性能描述合理的是（）。

?電路如圖所示，如果電容C2開路，則MOSFET的漏極直流電壓將會（），漏極交流電壓將會（），增益將會（）。