問答題

OCL電路如圖所示。回答下列問題:
⑴靜態(tài)時,輸出電壓Uo應(yīng)是多少?調(diào)整哪個電阻能滿足這個要求?
⑵設(shè)Vcc=10V,R1=R3=2kΩ,UBE=0.7V,β=50,PCM=200mW,靜態(tài)時Uo=0,若D1,D2,R2中任何一個開路,將會產(chǎn)生什么后果?


您可能感興趣的試卷

你可能感興趣的試題

最新試題

以下哪個MOS放大器組態(tài)結(jié)構(gòu)最適合用在電壓信號處理系統(tǒng)的最后一級??()

題型:單項選擇題

I=0.5mA,Vt=1.5V,k′n(W/L)=1mA/V2,VA足夠大。輸入輸出信號均通過電容耦合進(jìn)行傳輸(注意圖中未畫出電容),要實現(xiàn)增益為15倍的放大電路,則RD=()kΩ。?

題型:單項選擇題

?在使用verilog描述一個二選一的數(shù)據(jù)選擇器時,使用一條語句來進(jìn)行描述assign out1=(sel &b)∣(~sel &a),這條語句對應(yīng)的是()。

題型:單項選擇題

?某次電路實驗中,一同學(xué)按如下電路圖連接電路,完成實驗。其中D0,D1端為輸入端,S0與S1為輸出端。在實驗過程中,該同學(xué)觀測到輸出端S0,S1端輸出電平分別為邏輯高電平,邏輯低電平。請問此刻電路輸入端D0,D1電平可能分別為()。

題型:單項選擇題

?verilog語法中,間隔符號主要包括()。

題型:多項選擇題

?電路如圖所示,如果電容C2開路,則MOSFET的漏極直流電壓將會(),漏極交流電壓將會(),增益將會()。

題型:單項選擇題

可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核?()

題型:多項選擇題

?MOSFET源極漏極間的長度L越大,溝道長度調(diào)制效應(yīng)越明顯。???

題型:判斷題

?CS放大器中引入源極電阻RS,其作用有()。?

題型:多項選擇題

?TTL或非門組成的邏輯電路如圖所示,當(dāng)輸入為以下哪種狀態(tài)時會出現(xiàn)冒險現(xiàn)象?()

題型:單項選擇題