放大電路如下圖示，Rb1=8kΩ，Rb2=52kΩ，RC=8.7kΩ，Re=1.3KΩ，rbb=300Ω，+VCC=+15V，β=20，UBE=0.7V，電容容量足夠大，求：
⑴靜態(tài)工作點(diǎn)；
⑵電壓放大倍數(shù)Au；
⑶輸入電阻Ri和Ro
⑷若RS=1kΩ，求Aus；
⑸若Ce開路，求Au。
您可能感興趣的試卷
你可能感興趣的試題
試求：
最新試題
在對數(shù)字鐘計(jì)時(shí)、校時(shí)模塊進(jìn)行仿真時(shí)，設(shè)秒信號的周期為10ns，若要觀察24時(shí)制計(jì)數(shù)是否正確，那么在復(fù)位信號無效，計(jì)時(shí)使能信號有效的情況下，仿真需運(yùn)行多長時(shí)間？（）
?在verilogHDL的數(shù)字表達(dá)方式用，和十進(jìn)制數(shù)127表示的數(shù)字相同的表達(dá)方式有（）。
?CS放大器中引入源極電阻RS，其作用有（）。?
CD放大器具有較（）的輸入電阻和較（）的輸出電阻。?????
?6位7段數(shù)碼管動態(tài)顯示模塊如圖，要求人眼看到所有數(shù)碼管同時(shí)顯示各自對應(yīng)的數(shù)字，控制數(shù)碼管位選信號的動態(tài)掃描時(shí)鐘信號頻率約為多少？（）
MOSFET做放大器，要想正常工作只需用電路提供合理的偏置使其工作在飽和區(qū)即可。???
?在使用verilog描述一個(gè)二選一的數(shù)據(jù)選擇器時(shí)，使用一條語句來進(jìn)行描述assign out1=（sel &b）∣（~sel &a），這條語句對應(yīng)的是（）。
在下圖中如果輸入輸出均有電容耦合，則將RG的阻值由10MΩ替換為1MΩ時(shí)，柵極直流電壓將會（），漏極直流電流將會（），輸入電阻將會（）。
?已知Nexys4開發(fā)板外部時(shí)鐘信號頻率為100MHz，數(shù)字鐘用來產(chǎn)生秒信號的時(shí)鐘信號頻率為1Hz，若采用計(jì)數(shù)器對100MHz的外部時(shí)鐘分頻得到1Hz的秒信號，請問該計(jì)數(shù)器至少需要多少位？（）
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核？（）