A.A+AB=A
B.A+B=B+A
C.AX0=0
D.A+A!*B=A
您可能感興趣的試卷
你可能感興趣的試題
A.決定事件幾個(gè)條件有一個(gè)符合,這件事就發(fā)生
B.決定事件幾個(gè)條件全部符合,這件事就發(fā)生
C.條件不具備,事件發(fā)生;條件具備,事件不發(fā)生
D.事件和條件相反
A.F=A⊕B
B.F=A+B
C.F=A⊙B
D.F=(A*B)!
A.100100
B.110100
C.100101
D.100110
A.100100
B.100101
C.110100
D.100110
A.b+c
B.0
C.(a*b)!+c
D.1
最新試題
一塊通用面包板,公共條是三?四?三分段連通型,那么這塊板上最多有()個(gè)插孔在內(nèi)部是連通在一起的。
?verilog語法中,間隔符號(hào)主要包括()。
用作電壓放大器時(shí),CS放大器不合適的參數(shù)為()。?
?CS放大器中引入源極電阻RS,其作用有()。?
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核?()
CG放大器具有較()的輸入電阻和較()的輸出電阻。?
?MOSFET源極漏極間的長度L越大,溝道長度調(diào)制效應(yīng)越明顯。???
?verilogHDL中已經(jīng)預(yù)先定義了的門級(jí)原型的符號(hào)有()。
CD放大器具有較()的輸入電阻和較()的輸出電阻。?????
?在使用verilog描述一個(gè)二選一的數(shù)據(jù)選擇器時(shí),使用一條語句來進(jìn)行描述assign out1=(sel &b)∣(~sel &a),這條語句對(duì)應(yīng)的是()。