電路如下圖所示，
（1）分別說明由Rf1和Rf2引入的兩路反饋類型及各自的主要作用；
（2）指出這兩路反饋類型在影響該放大電路性能方面可能出現(xiàn)的矛盾是什么；
（3）為了消除上述矛盾，有人提出將Rf2斷開，此辦法是否可行？為什么？你認為怎樣才能消除這個矛盾？
您可能感興趣的試卷
你可能感興趣的試題
在下圖中，已知u2=10V，在下列情況下，測得輸出電壓平均值Uo可能的數(shù)值各為多少？
（1）正常情況時；
（2）電容虛焊時；
（3）RL開路時；
（4）一只整流管和電容C同時開路時。
下圖中，設二極管是理想的，U1＝20V，U2＝15V，R1＝18kΩ，R2＝2kΩ，R3＝25kΩ，R4＝5kΩ，R5＝140kΩ，R6＝10kΩ，通過計算判斷圖中的二極管是導通還是截止？
直流穩(wěn)壓電源如圖5所示，已知UZ＝6V，RW＝1kΩ，
（1）標明電路由哪些環(huán)節(jié)組成，回答在答題紙上；
（2）已知輸出電壓UO＝8～12V，求電阻R1和R2的阻值。
最新試題
?數(shù)字頻率計采用4個數(shù)字的BCD碼計數(shù)器，若采樣時間0.01s，那么它能夠測量的最大頻率是多少？（）
?在verilogHDL的數(shù)字表達方式用，和十進制數(shù)127表示的數(shù)字相同的表達方式有（）。
?10進制計數(shù)器模塊在數(shù)字鐘系統(tǒng)中可作為以下哪些模塊的子模塊？（）
?CS、CG和CD三種組態(tài)中，最適合做電壓放大器的還是CS放大器。
CG放大器具有較（）的輸入電阻和較（）的輸出電阻。?
?verilogHDL的基本結(jié)構(gòu)中通常需要進行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是（）。
在對數(shù)字鐘計時、校時模塊進行仿真時，設秒信號的周期為10ns，若要觀察24時制計數(shù)是否正確，那么在復位信號無效，計時使能信號有效的情況下，仿真需運行多長時間？（）
MOSFET做放大器，要想正常工作只需用電路提供合理的偏置使其工作在飽和區(qū)即可。???
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核？（）
?某次電路實驗中，一同學按如下電路圖連接電路，完成實驗。其中D0，D1端為輸入端，S0與S1為輸出端。在實驗過程中，該同學觀測到輸出端S0，S1端輸出電平分別為邏輯高電平，邏輯低電平。請問此刻電路輸入端D0，D1電平可能分別為（）。