A.電壓串聯(lián)
B.電壓并聯(lián)
C.電流串聯(lián)
D.電流并聯(lián)
您可能感興趣的試卷
你可能感興趣的試題
A.電壓并聯(lián)
B.電流串聯(lián)
C.電壓串聯(lián)
D.電流并聯(lián)
A.輸入電阻增大
B.輸出量增大
C.凈輸入量增大
D.凈輸入量減小
A.輸入電阻減小
B.輸出電阻減小
C.輸出電阻增大
D.輸入電阻增大
A.只存在于阻容耦合電路中的負(fù)反饋
B.變壓器耦合電路中的負(fù)反饋
C.交流通路中的負(fù)反饋
D.放大正弦信號時才有的負(fù)反饋
最新試題
?TTL或非門組成的邏輯電路如圖所示，當(dāng)輸入為以下哪種狀態(tài)時會出現(xiàn)冒險現(xiàn)象？（）
?電路如圖所示，如果電容C2開路，則MOSFET的漏極直流電壓將會（），漏極交流電壓將會（），增益將會（）。
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核？（）
CD放大器具有較（）的輸入電阻和較（）的輸出電阻。?????
I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號均通過電容耦合進行傳輸（注意圖中未畫出電容），要實現(xiàn)增益為15倍的放大電路，則RD=（）kΩ。?
?在verilogHDL的數(shù)字表達方式用，和十進制數(shù)127表示的數(shù)字相同的表達方式有（）。
?已知Nexys4開發(fā)板外部時鐘信號頻率為100MHz，數(shù)字鐘用來產(chǎn)生秒信號的時鐘信號頻率為1Hz，若采用計數(shù)器對100MHz的外部時鐘分頻得到1Hz的秒信號，請問該計數(shù)器至少需要多少位？（）
?CD放大器的性能特征有（）。?
?CS放大器中引入源極電阻RS，其作用有（）。?
?verilogHDL中已經(jīng)預(yù)先定義了的門級原型的符號有（）。