A.A+A！=1
B.A+BC=（A+B）（A+C）
C.A+A!B=A!+B
D.A+AB=A
您可能感興趣的試卷
你可能感興趣的試題
A.可以處理各類連續(xù)變化的信號
B.可以放大小信號
C.可以處理在數(shù)值上和時間上不連續(xù)的信號
D.可以做電壓放大或功率放大
A.真值表
B.邏輯圖
C.函數(shù)式
D.電路圖
A.L=B
B.L=AB
C.L=A
D.L=A+B
A.L=B
B.L=AB
C.L=A
D.L=A+B
A.3v—18v
B.25v
C.220v
D.1.5v
最新試題
?數(shù)字頻率計設(shè)計中的測頻計數(shù)模塊共有多少個狀態(tài)？（）
CG放大器具有較（）的輸入電阻和較（）的輸出電阻。?
在對數(shù)字鐘計時、校時模塊進(jìn)行仿真時，設(shè)秒信號的周期為10ns，若要觀察24時制計數(shù)是否正確，那么在復(fù)位信號無效，計時使能信號有效的情況下，仿真需運(yùn)行多長時間？（）
CD放大器具有較（）的輸入電阻和較（）的輸出電阻。?????
?5.1K±5%歐姆的五環(huán)電阻的色環(huán)序列為（）。
?verilog語法中，間隔符號主要包括（）。
?已知Nexys4開發(fā)板外部時鐘信號頻率為100MHz，數(shù)字鐘用來產(chǎn)生秒信號的時鐘信號頻率為1Hz，若采用計數(shù)器對100MHz的外部時鐘分頻得到1Hz的秒信號，請問該計數(shù)器至少需要多少位？（）
?TTL或非門組成的邏輯電路如圖所示，當(dāng)輸入為以下哪種狀態(tài)時會出現(xiàn)冒險現(xiàn)象？（）
?在verilogHDL的數(shù)字表達(dá)方式用，和十進(jìn)制數(shù)127表示的數(shù)字相同的表達(dá)方式有（）。
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核？（）