為了使存儲系統(tǒng)的訪問效率達到0.94，命中率和等效訪問周期應該提高到多少？

有一個16KB4路組相聯(lián)Cache的32位微處理器，假定該Cache的塊為4個32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。

假設在3000次訪存中，第一級Cache不命中110次，第二級Cache不命中55次。試問：在這種情況下，該Cache系統(tǒng)的局部不命中率和全局不命中率各是多少？

寫出N=8的蝶式置換的互連函數(shù)，如采用Omega網(wǎng)絡，則需幾次通過才能完成此變換？畫出Omega網(wǎng)絡實現(xiàn)此變換的控制狀態(tài)圖。

在有16個處理器的均勻洗牌網(wǎng)絡中，若要使第0號處理器與第15號處理器相連，需要經(jīng)過多少次均勻洗牌和交換置換。

考慮題目全部要求，設計優(yōu)化實用的操作碼形式，并計算其操作碼的平均碼長。

若采用LRU替換算法，計算Cache的塊命中率。

如果一條指令的執(zhí)行過程分解為“取指令”和“分析”兩個階段，并采用兩級流水線。為了采用指令取消技術，請修改上面的程序。

若Cache的4個塊號為C0、C1、C2和C3，列出程序執(zhí)行過程中的Cache塊地址流。

若對數(shù)字0～9和空格采用二進制編碼，試設計編碼平均長度最短的編碼。