要求操作碼的平均長度最短，請設計操作碼的編碼，并計算操作碼編碼的平均長度。

假設在3000次訪存中，第一級Cache不命中110次，第二級Cache不命中55次。試問：在這種情況下，該Cache系統(tǒng)的局部不命中率和全局不命中率各是多少？

共需要多少個觸發(fā)器和多少個與門？

有一個16KB4路組相聯(lián)Cache的32位微處理器，假定該Cache的塊為4個32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。

若對數(shù)字0～9和空格采用二進制編碼，試設計編碼平均長度最短的編碼。

若在程序執(zhí)行過程中，每從主存裝入一塊到Cache，平均要對這個塊訪問16次，計算在這種情況下的Cache命中率。

如果把一條指令的執(zhí)行過程分解為“取指令”、“分析”（包括譯碼和取操作數(shù)等）和“執(zhí)行”（包括運算和寫回結果等）三個階段，并采用三級流水線。仍然要采用指令取消技術，請修改上面的程序。

指出主存與Cache之間各個塊的映象關系。

若采用FIFO替換算法，計算Cache的塊命中率。

若Cache的4個塊號為C0、C1、C2和C3，列出程序執(zhí)行過程中的Cache塊地址流。