A.74LS00
B.74LS160
C.74LS164
D.74LS194
您可能感興趣的試卷
你可能感興趣的試題
A.串行輸入,并行輸出
B.串行輸入串行輸出
C.并行輸入,并行輸出
D.并行輸入,串行輸出
A.同步計(jì)數(shù)器
B.異步計(jì)數(shù)器
C.十進(jìn)制計(jì)數(shù)器
D.二進(jìn)制計(jì)數(shù)器
A.同步計(jì)數(shù)器
B.加法計(jì)數(shù)器
C.減法計(jì)數(shù)器
D.異步計(jì)數(shù)器
A.寫方程式
B.計(jì)算并列出狀態(tài)轉(zhuǎn)換表
C.畫出狀態(tài)轉(zhuǎn)換圖或者時(shí)序圖
D.根據(jù)狀態(tài)轉(zhuǎn)換圖或時(shí)序圖說明電路的邏輯功能
A.統(tǒng)計(jì)輸入脈沖的個(gè)數(shù)
B.用于記時(shí)、記數(shù)系統(tǒng)
C.分頻
D.產(chǎn)生序列脈沖
最新試題
采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是()可擦除的。
若停電數(shù)分鐘后恢復(fù)供電,()中的信息能夠保持不變。
判斷如下VHDL的操作是否正確,如不正確,請改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時(shí),兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)()。
TTL與非門輸出高電平的參數(shù)規(guī)范值是()
27系列EPROM存儲(chǔ)的數(shù)據(jù)是()可擦除的。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體?是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體?簡述它們的作用。
具有“有1出0、全0出1”功能的邏輯門是()
與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了()對轉(zhuǎn)換精度的影響。
7系列EPROM存儲(chǔ)的數(shù)據(jù)是()可擦除的。