單項(xiàng)選擇題將幅值上、時(shí)間上離散的階梯電平統(tǒng)一歸并到最鄰近的指定電平的過程稱為（）。
A.采樣
B.量化
C.保持
D.編碼
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題用二進(jìn)制碼表示指定離散電平的過程稱為（）。
A.采樣
B.量化
C.保持
D.編碼
2.單項(xiàng)選擇題一個(gè)無符號(hào)4位權(quán)電阻DAC，最低位處的電阻為40KΩ，則最高位處電阻為（）。
A.4KΩ
B.5KΩ
C.10KΩ
D.20KΩ
3.單項(xiàng)選擇題將一個(gè)時(shí)間上連續(xù)變化的模擬量轉(zhuǎn)換為時(shí)間上斷續(xù)（離散）的模擬量的過程稱為（）。
A.采樣
B.量化
C.保持
D.編碼
4.單項(xiàng)選擇題一個(gè)無符號(hào)10位數(shù)字輸入的DAC，其輸出電平的級(jí)數(shù)為（）。
A.4
B.10
C.1024
D.2
5.單項(xiàng)選擇題一個(gè)無符號(hào)8位數(shù)字量輸入的DAC，其分辨率為（）位。
A.1
B.3
C.4
D.8
最新試題
一個(gè)兩輸入端的門電路，當(dāng)輸入為10時(shí)，輸出不是1的門電路為（）
題型：單項(xiàng)選擇題
用1M×4的DRAM芯片通過（）擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
題型：單項(xiàng)選擇題
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（）。
題型：單項(xiàng)選擇題
10-4線優(yōu)先編碼器允許同時(shí)輸入（）路編碼信號(hào)。
題型：單項(xiàng)選擇題
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是（）。
題型：單項(xiàng)選擇題
一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個(gè)。
題型：單項(xiàng)選擇題
7系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
題型：單項(xiàng)選擇題
判斷如下VHDL的操作是否正確，如不正確，請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
題型：問答題
以下哪個(gè)編碼不能是二－十進(jìn)制譯碼器的輸入編碼（）
題型：單項(xiàng)選擇題
（）在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用，其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。
題型：單項(xiàng)選擇題