A.輸入緩沖電路
B.與陣列
C.輸出緩沖電路
D.移位寄存器
您可能感興趣的試卷
你可能感興趣的試題
A.多諧振蕩器
B.單穩(wěn)態(tài)觸發(fā)器
C.施密特觸發(fā)器
D.石英晶體多謝振蕩器
A.3.33V
B.5V
C.6.66V
D.10V
A.多諧振蕩器
B.單穩(wěn)態(tài)觸發(fā)器
C.施密特觸發(fā)器
D.JK觸發(fā)器
A.555
B.556
C.7556
D.7555
A.速度快高
B.電路簡(jiǎn)單
C.振蕩頻率穩(wěn)定
D.輸出波形邊沿陡峭。
最新試題
7系列EPROM存儲(chǔ)的數(shù)據(jù)是()可擦除的。
用1M×4的DRAM芯片通過(guò)()擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
電可擦除的PROM器件是()
以下哪個(gè)編碼不能是二-十進(jìn)制譯碼器的輸入編碼()
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào),要求輸入每變化20mV,輸出信號(hào)的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。
什么是觸發(fā)器的不定狀態(tài),如何避免不定狀態(tài)的出現(xiàn)?
如果把D觸發(fā)器的輸出Q反饋連接到輸入D,則輸出Q的脈沖波形的頻率為CP脈沖頻率f的()。
兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時(shí),兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)()。
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù),需要增加若干個(gè)()。
判斷如下VHDL的操作是否正確,如不正確,請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。