TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是（）。

兩個與非門構(gòu)成的基本RS觸發(fā)器，當Q=1、Q=0時，兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會（）。

根據(jù)什么判斷簡單電路中的險象存在？

一個16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個。

如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號，要求輸入每變化20mV，輸出信號的最低位（LSB）發(fā)生變化，應選用（）位ADC。

TTL與非門輸出高電平的參數(shù)規(guī)范值是（）

判斷如下VHDL的操作是否正確，如不正確，請改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。

一個兩輸入端的門電路，當輸入為10時，輸出不是1的門電路為（）

與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點是消除了（）對轉(zhuǎn)換精度的影響。

一個VHDL模塊是否必須有一個實體和一個結(jié)構(gòu)體？是否可以有多個實體和結(jié)構(gòu)體？簡述它們的作用。