單項(xiàng)選擇題若JK觸發(fā)器的原狀態(tài)為0，欲在CP作用后仍保持為0狀態(tài)，則激勵(lì)函數(shù)JK的值應(yīng)是（）。
A.J=l，K=I
B.J=0，K=0
C.J=0，K=d
D.J=l，K=d
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題已知R、S是與門構(gòu)成的基本RS觸發(fā)器的輸入端，則約束條件為（）。
A.RS＝0
B.R＋S=I
C.RS＝l
D.R＋S=0
2.單項(xiàng)選擇題已知R、S是或非門構(gòu)成的基本RS觸發(fā)器的輸入端，則約束條件為（）。
A.RS＝0
B.R＋S=I
C.RS＝l
D.R＋S=0
3.單項(xiàng)選擇題主從JK觸發(fā)器是（）。
A.在CP上升沿觸發(fā)
B.在CP下降沿觸發(fā)
C.在CP＝1的穩(wěn)態(tài)下觸發(fā)
D.與CP無關(guān)的
4.單項(xiàng)選擇題在各種顯示器件中，（）的功耗是最小的。
A.熒光數(shù)碼管
B.半導(dǎo)體數(shù)碼管
C.液晶顯示器
D.輝光數(shù)碼管
5.單項(xiàng)選擇題半導(dǎo)體數(shù)碼管的每個(gè)顯示線段都是由（）構(gòu)成的。
A.燈絲
B.發(fā)光二極管
C.發(fā)光三極管
D.熔絲
最新試題
具有“有1出0、全0出1”功能的邏輯門是（）
題型：?jiǎn)雾?xiàng)選擇題
TTL與非門輸出低電平的參數(shù)規(guī)范值是（）
題型：?jiǎn)雾?xiàng)選擇題
一個(gè)兩輸入端的門電路，當(dāng)輸入為10時(shí)，輸出不是1的門電路為（）
題型：?jiǎn)雾?xiàng)選擇題
判斷如下VHDL的操作是否正確，如不正確，請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
題型：?jiǎn)柎痤}
利用2個(gè)74LS138和1個(gè)非門，可以擴(kuò)展得到1個(gè)（）線譯碼器。
題型：?jiǎn)雾?xiàng)選擇題
采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
題型：?jiǎn)雾?xiàng)選擇題
以下代碼中為無權(quán)碼的為（）。
題型：?jiǎn)雾?xiàng)選擇題
如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。
題型：?jiǎn)雾?xiàng)選擇題
7系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
題型：?jiǎn)雾?xiàng)選擇題
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（）。
題型：?jiǎn)雾?xiàng)選擇題