A.發(fā)射極、基極、集電極
B.集電極、基極、發(fā)射極
C.集電極、發(fā)射極、基極
D.基極、集電極、發(fā)射極
您可能感興趣的試卷
你可能感興趣的試題
PNP型晶體管工作在放大狀態(tài)，三個(gè)極電位的關(guān)系是（）。
A.A
B.B
C.C
D.D
測(cè)得電路中晶體三極管各電極相對(duì)于地的電位如圖，從而可判斷該晶體管工作在（）。
A.飽和狀態(tài)
B.放大狀態(tài)
C.倒置狀態(tài)
D.截止?fàn)顟B(tài)
工作在放大狀態(tài)的三極管兩個(gè)電極電流如圖，那么，第三個(gè)電極的電流大小、方向和管腳自左至右順序分別為（）。
A.0.03mA 流出三極管ecb
B.0.03mA 流進(jìn)三極管ecb
C.0.03mA 流出三極管ceb
D.0.03mA 流進(jìn)三極管ceb
A.正向偏置時(shí)導(dǎo)通，反向偏置時(shí)截止
B.反向偏置時(shí)無電流流過二極管
C.反向擊穿后立即燒毀
D.導(dǎo)通時(shí)可等效為一線性電阻
A.正常
B.斷路
C.被擊穿
D.短路
最新試題
在下圖中如果輸入輸出均有電容耦合，則將RG的阻值由10MΩ替換為1MΩ時(shí)，柵極直流電壓將會(huì)（），漏極直流電流將會(huì)（），輸入電阻將會(huì)（）。
?verilog語法中，間隔符號(hào)主要包括（）。
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核？（）
?在使用verilog描述一個(gè)二選一的數(shù)據(jù)選擇器時(shí)，使用一條語句來進(jìn)行描述assign out1=（sel &b）∣（~sel &a），這條語句對(duì)應(yīng)的是（）。
以下哪個(gè)MOS放大器組態(tài)結(jié)構(gòu)最適合用在電壓信號(hào)處理系統(tǒng)的最后一級(jí)？?（）
CD放大器具有較（）的輸入電阻和較（）的輸出電阻。?????
在對(duì)數(shù)字鐘計(jì)時(shí)、校時(shí)模塊進(jìn)行仿真時(shí)，設(shè)秒信號(hào)的周期為10ns，若要觀察24時(shí)制計(jì)數(shù)是否正確，那么在復(fù)位信號(hào)無效，計(jì)時(shí)使能信號(hào)有效的情況下，仿真需運(yùn)行多長(zhǎng)時(shí)間？（）
?若某放大器的輸入信號(hào)為電壓信號(hào)，輸出信號(hào)為電流信號(hào)，則以下描述正確的有（）。?
一塊通用面包板，公共條是三?四?三分段連通型，那么這塊板上最多有（）個(gè)插孔在內(nèi)部是連通在一起的。
?verilogHDL中已經(jīng)預(yù)先定義了的門級(jí)原型的符號(hào)有（）。