A.單總線結(jié)構(gòu)
B.微型計(jì)算機(jī)中的CPU控制
C.組合邏輯控制器
D.微程序控制器
您可能感興趣的試卷
你可能感興趣的試題
A.只適用于CPU內(nèi)部控制
B.只適用于對外圍設(shè)備控制
C.由統(tǒng)一時(shí)序信號控制
D.所有指令執(zhí)行時(shí)間都相同
A.必須在—條指令執(zhí)行完畢
B.必須在—個(gè)總線周期結(jié)束
C.可在任一時(shí)鐘周期結(jié)束
D.在判明設(shè)有中斷請求之后
A.組合合邏輯控制器的時(shí)序系統(tǒng)比較簡單
B.微程序控制器的時(shí)序系統(tǒng)比較簡單
C.兩者的時(shí)序系統(tǒng)復(fù)雜程度相同
D.可能是組合邏輯控制器時(shí)序系統(tǒng)簡單，也可能微程序控制器時(shí)序系統(tǒng)簡單
A.CPU控制
B.微程序控制
C.系統(tǒng)總線控制
D.CPU內(nèi)部總線控制
A.要求發(fā)送數(shù)據(jù)的設(shè)備
B.要求接收數(shù)據(jù)的設(shè)備
C.CPU
D.申請控制總線，并掌握總線控制權(quán)的設(shè)備
最新試題
從6管的SRAM記憶單元到單管的DRAM記憶單元，有利于提高（）。
將十進(jìn)制數(shù)（-0.288）10轉(zhuǎn)化成二進(jìn)制數(shù)，要求小數(shù)點(diǎn)后保留7位數(shù)值位，正確結(jié)果為（）。
由硬件實(shí)現(xiàn)的功能改由軟件模擬來實(shí)現(xiàn)的做法被稱為（）
（）又稱字選法，所對應(yīng)的存儲器是字結(jié)構(gòu)的。
若I/O類指令采用獨(dú)立編址，對系統(tǒng)帶來的影響主要是（）。
從給定的選項(xiàng)中選擇認(rèn)為正確的一項(xiàng)。A.并行B.串行C.端口D.接口E.輸出指令F.輸入指令（1）近距離設(shè)備與主機(jī)間傳輸數(shù)據(jù)，適合選用（）接口。（2）遠(yuǎn)程終端及計(jì)算機(jī)網(wǎng)絡(luò)設(shè)備等遠(yuǎn)離主機(jī)的設(shè)備傳輸信息，更適合選用（）接口。（3）接口與端口是兩個(gè)不同的概念，（）是指接口電路中可以被CPU直接訪問的寄存器。（4）CPU通過（）可以從有關(guān)端口讀取信息。（5）CPU也可以通過（）把信息寫入有關(guān)端口。
在計(jì)算機(jī)存儲層次結(jié)構(gòu)中，以下哪種存儲器技術(shù)能同時(shí)具備高速訪問、低功耗和大容量？（）
從給定的選項(xiàng)中選擇認(rèn)為正確的一項(xiàng)。A.存儲矩陣B.全相聯(lián)映像C.組相聯(lián)映像D.虛擬存儲器E.高速緩存F.主存地址空間G.輔存地址空間H.局部性I.局限性（1）無論是動(dòng)態(tài)存儲器還是靜態(tài)存儲器，都是由（）、地址譯碼器和輸入、輸出控制電路組成的。（2）在Cache的三種映像方式中，（）實(shí)際上是對另外兩種映像方式的折中，是它們的普遍形式。（3）計(jì)算機(jī)存儲系統(tǒng)中，（）是解決運(yùn)行大程序主存空間不足所使用的技術(shù)。（4）虛擬存儲器有三種地址空間，其中（）用于存放運(yùn)行的程序和數(shù)據(jù)。（5）多級結(jié)構(gòu)存儲器系統(tǒng)，是建立在程序運(yùn)行的（）原理之上的。
將十六進(jìn)制數(shù)（2BA）16化成十進(jìn)制數(shù)，正確結(jié)果為（）。
從給定的選項(xiàng)中選擇你認(rèn)為正確的一項(xiàng)。A.階碼B.尾數(shù)C.階碼和尾數(shù)D.浮點(diǎn)數(shù)E.移碼數(shù)F.規(guī)格化操作G.隱藏位技術(shù)（1）對于同一個(gè)數(shù)值，它的（）與補(bǔ)碼數(shù)的數(shù)值位相同，符號位相反。（2）浮點(diǎn)數(shù)用（）表示數(shù)據(jù)。（3）小數(shù)點(diǎn)的位置可以在數(shù)據(jù)位移動(dòng)的數(shù)據(jù)稱為（）。（4）浮點(diǎn)數(shù)的溢出，是由其（）是否溢出表現(xiàn)出來的。（5）在實(shí)用中把浮點(diǎn)數(shù)的尾數(shù)左移一位，將最高位的1移走，從而提高數(shù)值的精度，這項(xiàng)處理稱之為（）。