用乘法器可對(duì)兩個(gè)正弦波的相位差進(jìn)行測(cè)量，見(jiàn)圖所示的電路。設(shè)v1=V1msin（ωt+φ1），v1=V2msin（ωt+φ2），求vO的表達(dá)式和其中直流分量VO的表達(dá)式。（提示：sinA sinB=[cos（A-B）- cos（A+B）]/2）
您可能感興趣的試卷
你可能感興趣的試題
最新試題
CG放大器因其輸入電阻過(guò)小，因此沒(méi)什么用處。
?若某放大器的輸入信號(hào)為電壓信號(hào)，輸出信號(hào)為電流信號(hào)，則以下描述正確的有（）。?
?CS、CG和CD三種組態(tài)中，最適合做電壓放大器的還是CS放大器。
在對(duì)數(shù)字鐘計(jì)時(shí)、校時(shí)模塊進(jìn)行仿真時(shí)，設(shè)秒信號(hào)的周期為10ns，若要觀察24時(shí)制計(jì)數(shù)是否正確，那么在復(fù)位信號(hào)無(wú)效，計(jì)時(shí)使能信號(hào)有效的情況下，仿真需運(yùn)行多長(zhǎng)時(shí)間？（）
?某次電路實(shí)驗(yàn)中，一同學(xué)按如下電路圖連接電路，完成實(shí)驗(yàn)。其中D0，D1端為輸入端，S0與S1為輸出端。在實(shí)驗(yàn)過(guò)程中，該同學(xué)觀測(cè)到輸出端S0，S1端輸出電平分別為邏輯高電平，邏輯低電平。請(qǐng)問(wèn)此刻電路輸入端D0，D1電平可能分別為（）。
?verilogHDL中已經(jīng)預(yù)先定義了的門(mén)級(jí)原型的符號(hào)有（）。
?電路如圖所示，如果電容C2開(kāi)路，則MOSFET的漏極直流電壓將會(huì)（），漏極交流電壓將會(huì)（），增益將會(huì)（）。
CD放大器具有較（）的輸入電阻和較（）的輸出電阻。?????
用作電壓放大器時(shí)，CS放大器不合適的參數(shù)為（）。?
可以通過(guò)新增以下哪些類(lèi)型文件添加ChipScope調(diào)試IP核？（）