問答題

反饋電路如圖所示,試回答:
⑴該電路引入了何種反饋(極性和組態(tài));
⑵該反饋對輸入和輸出電阻有何影響(增大或減?。?;
⑶在深度負(fù)反饋條件下,求電壓增益Auf


您可能感興趣的試卷

你可能感興趣的試題

最新試題

?數(shù)字頻率計設(shè)計中的測頻計數(shù)模塊共有多少個狀態(tài)?()

題型:單項(xiàng)選擇題

?已知Nexys4開發(fā)板外部時鐘信號頻率為100MHz,數(shù)字鐘用來產(chǎn)生秒信號的時鐘信號頻率為1Hz,若采用計數(shù)器對100MHz的外部時鐘分頻得到1Hz的秒信號,請問該計數(shù)器至少需要多少位?()

題型:單項(xiàng)選擇題

?verilogHDL中已經(jīng)預(yù)先定義了的門級原型的符號有()。

題型:多項(xiàng)選擇題

?數(shù)字頻率計采用4個數(shù)字的BCD碼計數(shù)器,若采樣時間0.01s,那么它能夠測量的最大頻率是多少?()

題型:單項(xiàng)選擇題

CD放大器具有較()的輸入電阻和較()的輸出電阻。?????

題型:單項(xiàng)選擇題

一塊通用面包板,公共條是三?四?三分段連通型,那么這塊板上最多有()個插孔在內(nèi)部是連通在一起的。

題型:單項(xiàng)選擇題

當(dāng)VGS=0時,能夠?qū)ǖ腗OS管為()

題型:多項(xiàng)選擇題

以下哪個MOS放大器組態(tài)結(jié)構(gòu)最適合用在電壓信號處理系統(tǒng)的最后一級??()

題型:單項(xiàng)選擇題

現(xiàn)在定義了一個1位的加法器addbit(ci,a,b,co,sum),模塊的結(jié)果用表達(dá)式表示為{co,sub}=a+b+ci,其中a,b為兩個加數(shù),ci為來自低位的進(jìn)位,sum為和,co為向高位的進(jìn)位,如果以此1位加法器構(gòu)建四位加法器,同時定義頂層模塊中的端口信號和中間變量的定義:下面通過層次調(diào)用的方式進(jìn)行邏輯實(shí)現(xiàn)中的表達(dá)式正確的是()。

題型:單項(xiàng)選擇題

?MOSFET源極漏極間的長度L越大,溝道長度調(diào)制效應(yīng)越明顯。???

題型:判斷題