差動放大電路如圖所示。ui=0.15sinωt(V)試通過計算畫出輸出電壓波形。設(shè)晶體管的UBE(on)=0.7V,IE=2mA。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
?在verilogHDL的數(shù)字表達(dá)方式用,和十進(jìn)制數(shù)127表示的數(shù)字相同的表達(dá)方式有()。
?6位7段數(shù)碼管動態(tài)顯示模塊如圖,要求人眼看到所有數(shù)碼管同時顯示各自對應(yīng)的數(shù)字,控制數(shù)碼管位選信號的動態(tài)掃描時鐘信號頻率約為多少?()
?verilog語法中,間隔符號主要包括()。
已知某N溝道增強(qiáng)型MOS場效應(yīng)管的。下表給出了四種狀態(tài)下和的值,那么各狀態(tài)下器件的工作狀態(tài)為()。
?數(shù)字頻率計設(shè)計中的測頻計數(shù)模塊共有多少個狀態(tài)?()
?電路如圖所示,如果電容C2開路,則MOSFET的漏極直流電壓將會(),漏極交流電壓將會(),增益將會()。
?CS放大器中引入源極電阻RS,其作用有()。?
?若某放大器的輸入信號為電壓信號,輸出信號為電流信號,則以下描述正確的有()。?
現(xiàn)在定義了一個1位的加法器addbit(ci,a,b,co,sum),模塊的結(jié)果用表達(dá)式表示為{co,sub}=a+b+ci,其中a,b為兩個加數(shù),ci為來自低位的進(jìn)位,sum為和,co為向高位的進(jìn)位,如果以此1位加法器構(gòu)建四位加法器,同時定義頂層模塊中的端口信號和中間變量的定義:下面通過層次調(diào)用的方式進(jìn)行邏輯實現(xiàn)中的表達(dá)式正確的是()。
?CS、CG和CD三種組態(tài)中,最適合做電壓放大器的還是CS放大器。