在對數字鐘計時、校時模塊進行仿真時，設秒信號的周期為10ns，若要觀察24時制計數是否正確，那么在復位信號無效，計時使能信號有效的情況下，仿真需運行多長時間？（）

?verilogHDL的基本結構中通常需要進行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開始和結束方式是（）。

以下哪個MOS放大器組態(tài)結構最適合用在電壓信號處理系統(tǒng)的最后一級？?（）

?MOSFET源極漏極間的長度L越大，溝道長度調制效應越明顯。???

?5.1K±5%歐姆的五環(huán)電阻的色環(huán)序列為（）。

用作電壓放大器時，CS放大器不合適的參數為（）。?

CD放大器具有較（）的輸入電阻和較（）的輸出電阻。?????

?某次電路實驗中，一同學按如下電路圖連接電路，完成實驗。其中D0，D1端為輸入端，S0與S1為輸出端。在實驗過程中，該同學觀測到輸出端S0，S1端輸出電平分別為邏輯高電平，邏輯低電平。請問此刻電路輸入端D0，D1電平可能分別為（）。

CG放大器具有較（）的輸入電阻和較（）的輸出電阻。?

?CS放大器中引入源極電阻RS，其作用有（）。?