電路如圖所示,通過分析判斷反饋組態(tài),并近似計(jì)算其閉環(huán)電壓增益Ausf。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
假設(shè)NEMOSFET已工作在飽和區(qū),若uDS繼續(xù)增大時,溝道夾斷點(diǎn)向漏極移動。
在下圖中如果輸入輸出均有電容耦合,則將RG的阻值由10MΩ替換為1MΩ時,柵極直流電壓將會(),漏極直流電流將會(),輸入電阻將會()。
?數(shù)字頻率計(jì)采用4個數(shù)字的BCD碼計(jì)數(shù)器,若采樣時間0.01s,那么它能夠測量的最大頻率是多少?()
?若某放大器的輸入信號為電壓信號,輸出信號為電流信號,則以下描述正確的有()。?
?已知Nexys4開發(fā)板外部時鐘信號頻率為100MHz,數(shù)字鐘用來產(chǎn)生秒信號的時鐘信號頻率為1Hz,若采用計(jì)數(shù)器對100MHz的外部時鐘分頻得到1Hz的秒信號,請問該計(jì)數(shù)器至少需要多少位?()
?6位7段數(shù)碼管動態(tài)顯示模塊如圖,要求人眼看到所有數(shù)碼管同時顯示各自對應(yīng)的數(shù)字,控制數(shù)碼管位選信號的動態(tài)掃描時鐘信號頻率約為多少?()
用作電壓放大器時,CS放大器不合適的參數(shù)為()。?
?verilogHDL中已經(jīng)預(yù)先定義了的門級原型的符號有()。
?某次電路實(shí)驗(yàn)中,一同學(xué)按如下電路圖連接電路,完成實(shí)驗(yàn)。其中D0,D1端為輸入端,S0與S1為輸出端。在實(shí)驗(yàn)過程中,該同學(xué)觀測到輸出端S0,S1端輸出電平分別為邏輯高電平,邏輯低電平。請問此刻電路輸入端D0,D1電平可能分別為()。
?CS放大器中引入源極電阻RS,其作用有()。?